D Latch（D型锁存器）功能与时序分析

2025-3-31

D Latch（D型锁存器）：数字世界的瞬时记忆单元——功能详解与时序分析

摘要

在数字逻辑设计的广阔天地中，存储单元扮演着至关重要的角色。它们是构建更复杂时序电路（如寄存器、计数器、存储器）的基础。D Latch（D型锁存器），作为最基本和最常见的存储元件之一，以其独特的电平触发特性，在数字系统中占据了一席之地。本文将深入探讨D Latch的工作原理、逻辑功能、内部实现、关键的时序参数（建立时间、保持时间、传输延迟）及其重要性，并分析时序违规可能导致的亚稳态问题。同时，本文还将讨论D Latch的应用场景、优缺点，并将其与D触发器进行比较，以期为读者提供一个全面而深刻的理解。

1. 引言：锁存器的重要性

数字电路根据其对输入信号的响应方式，可以分为组合逻辑电路和时序逻辑电路。组合逻辑电路的输出仅取决于当前的输入信号，不具备记忆功能。然而，在现实世界的数字系统中，我们往往需要存储信息、记录状态或控制事件发生的顺序，这时就需要时序逻辑电路。时序逻辑电路的核心在于其“记忆”能力，而实现这种记忆功能的基本单元就是锁存器（Latch）和触发器（Flip-Flop）。

D Latch，全称为Data Latch（数据锁存器），是一种电平敏感（Level-Sensitive）的存储设备。这意味着它的状态（存储的值）是否会随输入数据变化，取决于一个称为“使能（Enable）”或“门控（Gate）”信号的电平状态。这种特性使其在某些特定应用中非常有用，但也带来了时序设计上的挑战。理解D Latch的工作方式和时序特性，是掌握复杂数字系统设计的基础。

2. D Latch 的基本结构与功能

2.1 逻辑符号与端口

一个典型的D Latch通常具有以下端口：

D (Data) 输入： 这是需要被存储的数据输入端。
E (Enable) 或 G (Gate) 或 CLK (Clock) 输入： 这是控制信号输入端。当该信号处于有效电平（通常是高电平）时，锁存器处于“透明”状态；当处于无效电平（通常是低电平）时，锁存器处于“锁存”状态。为了避免与边沿触发的时钟混淆，使用 E 或 G 可能更准确，但 CLK 也很常见。本文后续将主要使用 E（Enable）代表该控制信号。
Q 输出： 这是锁存器存储的数据的主要输出端。
Q_bar (或 Q') 输出： 这是 Q 输出的反相输出，通常作为辅助输出提供。

其标准逻辑符号如下图所示：

+-------+ D ---| D Q |--- Q | | E ---| E Q_bar|--- Q_bar +-------+

2.2 工作原理与真值表

D Latch 的核心功能可以概括为：当使能信号 E 为高电平时，输出 Q 跟随输入 D 的变化；当使能信号 E 变为低电平时，输出 Q 保持 E 信号下降沿之前瞬间 D 输入的值，不再随 D 的变化而改变。

这种行为可以用下面的真值表来描述：

E	D	Q (下一个状态)	Q_bar (下一个状态)	模式
0	X	Q (保持不变)	Q_bar (保持不变)	锁存 (Latch)
1	0	0	1	透明 (Transparent)
1	1	1	0	透明 (Transparent)

X 表示“无关（Don't Care）”。
锁存模式 (E=0)： 无论 D 输入如何变化，Q 和 Q_bar 都维持 E 从 1 变为 0 时刻的状态。锁存器此时“记住”了之前的数据。
透明模式 (E=1)： 输出 Q 直接反映（跟随）输入 D 的值。此时，锁存器就像一根导线（从 D 到 Q 的逻辑通路是打开的），数据可以“透明”地穿过。这也是“锁存器”被称为“透明锁存器（Transparent Latch）”的原因。

3. D Latch 的内部实现

D Latch 可以通过多种方式用基本逻辑门（如与非门 NAND、或非门 NOR）或传输门（Transmission Gate）构建。理解其内部结构有助于深入理解其功能和时序特性。

3.1 基于与非门 (NAND Gate) 的实现

一种常见的实现方式是基于一个门控 SR 锁存器（Gated SR Latch）。首先，我们回顾一下基本的 SR 锁存器（由两个交叉耦合的 NAND 门构成）和门控 SR 锁存器。

基本 SR 锁存器 (NAND): 有 S_bar 和 R_bar 两个输入。当 S_bar=0, R_bar=1 时，置位 (Q=1)。当 S_bar=1, R_bar=0 时，复位 (Q=0)。当 S_bar=1, R_bar=1 时，保持状态。S_bar=0, R_bar=0 是禁止状态。
门控 SR 锁存器 (NAND): 在基本 SR 锁存器的输入端加入两个与非门，由使能信号 E 控制。当 E=1 时，S 和 R 信号可以传递到内部 SR 锁存器；当 E=0 时，内部 SR 锁存器的输入被强制为 (1, 1)，使其保持状态。

D Latch 可以通过在门控 SR 锁存器的 S 和 R 输入端之间连接一个非门（Inverter）来实现，并将 D 输入连接到 S 端（经过控制门后），D 的反相连接到 R 端（经过控制门后）。

```mermaid
graph LR
subgraph D Latch (NAND based)
D --> INV --> R_internal
D --> S_internal

    subgraph Control Gates
        D --> G1(NAND)
        E --> G1
        G1 --> S_bar_internal

        R_internal --> G2(NAND)
        E --> G2
        G2 --> R_bar_internal
    end

    subgraph SR Latch Core
        S_bar_internal --> L1(NAND)
        R_bar_internal --> L2(NAND)
        L1 --> Q
        L2 --> Q_bar
        Q --> L2
        Q_bar --> L1
    end
end

INV[NOT]

```

工作流程分析 (NAND 实现):

当 E = 0 时 (锁存模式):
- 控制门 G1 和 G2 的输出 S_bar_internal 和 R_bar_internal 都为 1 (因为 E=0 是 NAND 门的一个输入)。
- 内部 SR 锁存器的输入为 (1, 1)，因此它保持之前的状态。Q 和 Q_bar 的值不变，与 D 输入无关。
当 E = 1 时 (透明模式):
- 控制门 G1 和 G2 被使能。
- 如果 D = 0：S_internal = 0, R_internal = 1。则 S_bar_internal = NOT(D AND E) = NOT(0 AND 1) = 1。R_bar_internal = NOT(R_internal AND E) = NOT(1 AND 1) = 0。内部 SR 锁存器输入为 (1, 0)，执行复位操作，使得 Q = 0, Q_bar = 1。
- 如果 D = 1：S_internal = 1, R_internal = 0。则 S_bar_internal = NOT(D AND E) = NOT(1 AND 1) = 0。R_bar_internal = NOT(R_internal AND E) = NOT(0 AND 1) = 1。内部 SR 锁存器输入为 (0, 1)，执行置位操作，使得 Q = 1, Q_bar = 0。
- 在此模式下，Q 的值总是等于 D 的值。

这种结构巧妙地利用非门确保了 S 和 R 永远不会同时有效（避免了 SR 锁存器的 S=1, R=1 或 S_bar=0, R_bar=0 的禁止状态），使得锁存器只有一个数据输入 D。

3.2 基于传输门 (Transmission Gate) 的实现

传输门（TG）由一个 PMOS 和一个 NMOS 并联构成，可以实现优良的双向开关特性。基于传输门的 D Latch 通常更简洁，功耗和延迟也可能更优。

```mermaid
graph LR
subgraph D Latch (Transmission Gate based)
D --> TG1 --> N1
E_bar --> TG1_N[NMOS Gate]
E --> TG1_P[PMOS Gate]

    N1 --> INV1 --> Q
    Q --> N2

    N2 --> TG2 --> N1
    E --> TG2_N[NMOS Gate]
    E_bar --> TG2_P[PMOS Gate]

    E --> INV_E --> E_bar
end

INV1[Inverter]
INV_E[Inverter]
TG1[TG] --- TG1_N & TG1_P
TG2[TG] --- TG2_N & TG2_P

style TG fill:#eee,stroke:#333,stroke-width:1px
style INV1 fill:#eee,stroke:#333,stroke-width:1px
style INV_E fill:#eee,stroke:#333,stroke-width:1px

```

工作流程分析 (TG 实现):

当 E = 1 时 (透明模式):
- E=1, E_bar=0。传输门 TG1 导通（PMOS 和 NMOS 都导通），传输门 TG2 关闭。
- 输入 D 通过导通的 TG1 连接到节点 N1。
- 反相器 INV1 将 N1 的值反相后输出到 Q。此时 Q = NOT(D)。 (注意：此实现中 Q 是 D 的反相，如果需要 Q=D，可在 D 输入前或 Q 输出后加反相器，或者调整 TG 控制信号)。假设我们调整设计使得 Q = D。
- 由于 TG1 导通，Q 直接跟随 D 的变化。
当 E = 0 时 (锁存模式):
- E=0, E_bar=1。传输门 TG1 关闭，传输门 TG2 导通。
- 输入 D 被 TG1 阻断，无法影响节点 N1。
- 输出 Q 通过 INV1 和导通的 TG2 形成一个反馈环路 (N1 -> INV1 -> Q -> N2(Q) -> TG2 -> N1)。这个反馈环路会维持 INV1 输入端 N1 和输出端 Q 的逻辑电平，从而将 E 从 1 变为 0 时刻的值锁存住。

基于传输门的实现通常在 CMOS 工艺中效率更高。

4. D Latch 的时序分析：关键参数与重要性

理想情况下，我们假设逻辑门没有延迟，信号变化是瞬时的。但在现实物理世界中，信号的传输和逻辑门的状态翻转都需要时间。对于时序电路，尤其是像 D Latch 这样依赖控制信号来决定工作模式的元件，精确的时序分析至关重要。以下是 D Latch 的三个关键时序参数：

4.1 建立时间 (Setup Time, t_su)

定义： 在使能信号 E 从有效电平（例如 1）变为无效电平（例如 0）的下降沿（即锁存动作发生的时刻）之前，数据输入 D 必须保持稳定不变的最小时间段。
目的： 确保在锁存器关闭“数据通道”（从透明模式切换到锁存模式）的那一刻，输入数据 D 已经被内部电路正确地识别和传播，足以被可靠地锁存。
重要性： 如果 D 信号在 E 下降沿之前的 t_su 时间内发生变化，锁存器可能无法确定应该锁存变化前的值还是变化后的值，或者进入不确定状态。
时序图表示：

_________ _________________ D __/ \_____/ \__ <-----> t_su | _________ | _________ E __/ \|/ \__________ ^ Latching Edge | Q --------------+----------- ? ------------ | (Value Latched)

4.2 保持时间 (Hold Time, t_h)

定义： 在使能信号 E 从有效电平变为无效电平的下降沿（锁存动作发生的时刻）之后，数据输入 D 必须继续保持稳定不变的最小时间段。
目的： 确保在 E 信号的下降沿已经明确触发了锁存机制后，D 信号的（可能发生的）后续变化不会干扰到正在进行的锁存过程。换句话说，给内部电路足够的时间来“抓住”并稳定住数据，而不受输入端后续快速变化的影响。
重要性： 如果 D 信号在 E 下降沿之后的 t_h 时间内就发生了变化，这个变化可能会“追上”锁存信号的传播，破坏刚刚建立的锁存状态，导致锁存错误的值或进入不确定状态。
时序图表示：

_________________ _________ D __/ \_____/ \__ | <---> t_h | _________ | _________ E __/ \|/ \__________ ^ Latching Edge | Q --------------+---------------------- | (Value Latched & Held)

4.3 传输延迟 (Propagation Delay, t_pd)

传输延迟衡量的是输入信号变化到输出信号相应变化之间的时间差。对于 D Latch，有两种主要的传输延迟需要考虑：

D 到 Q 的传输延迟 (t_D-Q 或 t_pd(D->Q))：
- 定义： 当 E 处于有效电平（透明模式）时，从输入 D 发生变化到输出 Q 相应地变化所需的时间。
- 影响因素： 内部逻辑门的延迟、负载电容等。
- 区分： 通常还细分为 t_PLH (Prop Low-to-High，输出从低到高) 和 t_PHL (Prop High-to-Low，输出从高到低)。
- 时序图表示 (E=1)：
```
__ _
D __/ _____/ _
<-- t_pd -->
__ _
Q __/ _____/ _ (Delayed version of D)
```
  _____________________________
```
E __/ __ (High during this period)
```
E 到 Q 的传输延迟 (t_E-Q 或 t_pd(E->Q))：
- 定义： 当 E 从无效电平变为有效电平（进入透明模式），且此时 D 的值与 Q 当前锁存的值不同时，从 E 上升沿到 Q 更新为 D 的值所需的时间。或者，更关键的是，当 E 从有效电平变为无效电平（进入锁存模式），从 E 下降沿到 Q 最终稳定在锁存值所需的时间（这个时间与建立/保持时间相关，但也有其固有的延迟）。
- 影响因素： 控制路径上逻辑门的延迟。
- 时序图表示 (E下降沿，锁存 D=1 时 Q 从 0 变 1 的延迟可能与 t_su 相关)：
```
_____ D=1
D _______/
```
  _________       _________
```
E / |/ __
^ Latching Edge
<-- t_pd(E->Q) -->
Q --------------+-------_____
| /
(Latches 1)
```

5. 时序违规与亚稳态 (Metastability)

如果在锁存沿（E 的下降沿）附近，输入 D 信号违反了建立时间 (t_su) 或保持时间 (t_h) 的要求，D Latch 的行为将变得不可预测。它可能：

正确锁存变化前的数据。
正确锁存变化后的数据。
进入亚稳态 (Metastability)。

亚稳态是一种不稳定的平衡状态。在数字电路中，这意味着输出 Q 既不是明确的逻辑 0 也不是明确的逻辑 1，而是在一个中间电压值振荡或停留一段不确定的时间，然后才随机地、延迟地恢复到某个稳定的逻辑状态（0 或 1）。

发生原因： 当输入 D 在建立/保持时间窗口内变化时，锁存器内部的反馈环路（例如交叉耦合的 NAND 或反相器环路）可能会在一个“临界点”上被触发。两个相互竞争的状态（例如，锁存 0 还是锁存 1）的力量几乎相等，导致电路无法快速做出决策。
后果：
- 不可预测的输出值： 最终稳定到 0 还是 1 是随机的。
- 过长的稳定时间： Q 停留在中间电压或振荡的时间（称为亚稳态恢复时间）是无界的，虽然通常在几个门延迟到几个时钟周期内会解决，但理论上可能持续任意长时间。这会破坏后续电路的时序假设。
- 系统失效： 如果亚稳态的输出被后续逻辑采样，可能会导致整个系统状态错误或崩溃。

亚稳态是同步设计（尤其是处理异步输入时）中一个严重的问题。虽然 D Latch 本身由于其透明性，在纯同步系统中使用较少（通常被 D 触发器替代），但在需要电平敏感行为的场景或异步接口中，理解和处理其建立/保持时间违规及潜在的亚稳态风险至关重要。

6. D Latch 的应用场景

尽管 D 触发器在同步设计中更常用，但 D Latch 凭借其电平触发的特性，仍在一些特定场景下发挥作用：

数据缓冲/临时存储： 在 E 为高电平时，可以快速捕获数据；E 变低后，数据被稳定保持。适用于需要临时“抓住”数据的场合。
异步数据传输： 在某些异步通信协议中，可能需要根据一个电平信号来锁存数据。
消除毛刺 (Glitch Filtering) - 谨慎使用： 如果能确保使能信号 E 只在数据 D 稳定时才有效（变高），并且在数据可能变化前变低，那么 D Latch 可以用来“过滤”掉 E 无效期间 D 上的毛刺。但这种应用需要非常仔细的时序设计，因为 E 有效期间 D 上的毛刺会直接传递到 Q。
流水线设计 (Pipeline) - 特殊情况： 在某些高性能设计（如某些 CPU 流水线）中，可能会使用锁存器（有时是脉冲锁存器）配合特定的时钟方案（如双相时钟）来优化时序或功耗，但这比基于触发器的流水线设计更复杂。

7. D Latch 的优缺点

优点：

结构相对简单： 比边沿触发的 D 触发器通常需要更少的门电路（特别是在某些实现下）。
潜在的更低延迟（透明模式）： 在 E=1 时，数据从 D 到 Q 的路径可能比 D 触发器的时钟到 Q 的路径更短（因为它不需等待时钟边沿）。
电平敏感性： 在确实需要对一个电平信号做出反应来锁存数据的应用中，这是其核心优势。

缺点：

透明性问题： 当 E=1 时，D 输入端的任何变化（包括噪声和毛刺）都会直接传递到 Q 输出端。这使得在复杂的同步系统中进行时序分析变得困难，因为 Q 的状态不仅取决于锁存沿，还取决于整个 E 有效期间 D 的状态。
对使能信号 E 敏感： 使能信号 E 上的毛刺也可能导致错误的锁存行为。
时序设计复杂： 需要同时管理 D 相对于 E 下降沿的建立和保持时间，以及 E 信号本身的脉冲宽度和时序。
亚稳态风险： 与触发器一样，存在建立/保持时间违规导致的亚稳态风险。

8. D Latch 与 D Flip-Flop (D触发器) 的比较

最关键的区别在于触发方式：

D Latch (锁存器)： 电平触发 (Level-Triggered)。输出 Q 的状态是否跟随输入 D，取决于使能信号 E 的电平（高或低）。
D Flip-Flop (触发器)： 边沿触发 (Edge-Triggered)。输出 Q 的状态只在时钟信号 CLK 的特定边沿（上升沿或下降沿）发生时才可能根据当时的输入 D 更新。在时钟的其他时刻（包括有效电平期间），Q 保持不变。

为何同步设计倾向于使用 D 触发器？

时序确定性： D 触发器只在时钟边沿这一个精确的时间点采样输入 D。这使得系统状态的更新被严格同步到时钟的节拍上，大大简化了时序分析和设计。设计师只需要关心数据在时钟有效沿之前的建立时间和之后的保持时间。
对输入变化的鲁棒性： D 触发器对时钟有效电平期间 D 输入的变化不敏感（除了紧邻有效沿的建立/保持时间窗口）。这避免了 D Latch 的透明性问题，使得系统不易受数据路径上的毛刺干扰。
易于构建同步系统： 使用统一时钟边沿触发的触发器，可以更容易地构建寄存器、计数器、状态机等同步模块，并保证它们协调工作。

9. 结论

D Latch 作为一种基本的电平敏感存储单元，在数字逻辑领域扮演着基础性的角色。它的核心功能是在使能信号无效时保持数据，在使能信号有效时允许数据“透明”地通过。理解其基于门电路或传输门的内部实现，有助于把握其工作机制。

时序分析是 D Latch 应用的关键。建立时间 (t_su) 和保持时间 (t_h) 定义了数据输入 D 相对于使能信号 E 下降沿（锁存沿）必须保持稳定的时间窗口，违反这些约束可能导致灾难性的亚稳态。传输延迟 (t_pd) 则量化了信号变化的响应时间。

尽管 D Latch 因其“透明性”使得在复杂同步系统中的应用不如边沿触发的 D 触发器广泛，但它在需要电平敏感锁存行为的特定场合、某些异步接口设计以及作为构建更复杂触发器的基础单元时，仍然具有不可替代的价值。深入理解 D Latch 的功能、时序特性及其局限性，是每一位数字逻辑设计师必备的基础知识，也是通往更高级时序电路设计的重要阶梯。

作者：admin

链接：https://hostlocvps.com/2025/03/31/d-latch%ef%bc%88d%e5%9e%8b%e9%94%81%e5%ad%98%e5%99%a8%ef%bc%89%e5%8a%9f%e8%83%bd%e4%b8%8e%e6%97%b6%e5%ba%8f%e5%88%86%e6%9e%90/

文章版权归作者所有，未经允许请勿转载。

THE END